日本半導體能源研究所和TDK聯合開發配備RF電路的CPU內核

圖1：上邊就是采用塑料底板且配備RF電路的CPU內核。天線已經接上了。下邊則是使用玻璃底板且配備RF電路的CPU內核。

圖2：彎曲狀態下的配備RF電路的CPU內核

　　就雙方聯合開發的在塑料底板上形成的RF電路和CPU內核，日本半導體能源研究所和TDK日前召開了一次關于其開發目的及現階段電氣特性的說明會。雙方在此前召開的“2005年國際電子器件會議（IEDM）”上，剛剛介紹了在塑料底板上形成的無線標簽的有關情況。此次說明會就是對它的進一步解釋。按計劃，將在2006年2月召開的半導體電路國際會議“2006年國際固體電路大會（ISSCC）”上發表電路技術詳情。

　　雙方在IEDM上所發表的在塑料底板上形成的配備RF電路的CPU內核，使用13.56MHz頻帶，進行加密處理和認證。不包括天線部分，無線標簽的面積為14mm×14mm，厚度為195μm。即使加上天線部分，無線標簽的面積也只有約30mm×20mm（圖1）。即便以10mm的曲率半徑進行彎曲，也能正常工作（圖2）。作為其用途，除Suica和“Edy”等電子貨幣服務等領域使用的非接觸IC卡外，還提到了在重要文件上的應用。從后者來說，就是指利用其薄且可彎曲的特點，在合同、護照和公文等紙張中利用配備RF電路的CPU內核，實現安全功能。

　　要想嵌入紙張，據稱必須使塑料底板的厚度達到100μm以下。在195μm的厚度中，配置RF電路和CPU等電路的多晶硅層只有數μm，整個厚度幾乎都被塑料底板占去了。據稱，目前正在對采用薄塑料底板、配備RF電路的CPU進行薄型化研究。

載流子遷移率基本上沒變

　　作為使用多晶硅TFT，在塑料底板上形成電路的先例，半導體能源研究所過去曾形成過工作頻率為13MHz的8位CPU內核。先在玻璃底板上形成基于多晶硅TFT的8位CPU內核，之后再將此電路轉移到塑料底板上。此次配備RF電路的CPU內核也采用了這種轉移技術。而且提高了多晶硅TFT的電氣特性，同時還控制了轉移后電氣特性的下降。由此，在塑料底板上不僅能夠形成CPU內核，還能形成RF電路。

　　據半導體能源研究所和TDK稱，配備RF電路的CPU所采用的TFT電子遷移率在轉移前（在玻璃底板上形成的階段）為477cm2/Vs，轉移到塑料底板上以后為475.7cm2/Vs。空穴遷移率則分別為154.9cm2/Vs，150.3cm2/Vs。所以，從變化率來講，n型TFT約為0.3%，p型TFT約為3%，“可以說，變化率小得都可以忽略到TFT之間電氣特性的差異中”（半導體能源研究所董事小山潤）。以前，n型TFT的電子遷移率在轉移前和轉移后分別為413cm2/Vs和389cm2/Vs。與此相比，轉移前的電子遷移率提高了約16%，轉移前后的變化率縮小到了近1/20。

　　從制造工序來講，在玻璃底板上首先設置剝離層，再形成多晶硅膜，在多晶硅層中嵌入TFT電路后，粘接塑料底板，最后剝離玻璃底板。通過對制造工序中所使用的剝離層材質進行改進，在向塑料底板轉移時就能避免破壞TFT，防止載流子遷移率的下降。還通過改進多晶硅層的形成方式，提高了載流子遷移率。目前仍處于開發階段，成品率約為50%。

“希望把耗電量降低1位數”

　　據悉，這種配備RF電路的CPU內核目前仍處于研究階段，尚需5～6年才能投入實用。要想達到實用水平，不僅是成品率的提高，降低耗電也將成為一大課題。此次試制的樣品耗電為4.1mW，與使用硅芯片相比，要高出1位數。半導體能源研究所和TDK表示，必須將耗電量降低1位數。除降低電路的寄生電容外，還準備采用一項能夠準確地切斷空閑電路電源的電路技術，并利用軟件技術等手段，降低耗電量。

　　如果能夠降低耗電量，在認證時就能拉開讀寫卡器與配備RF電路的CPU內核之間的距離。此次試制的樣品，必須與讀寫卡器保持數mm的距離才能使用。雙方希望最少要把認證距離提高到數cm的水平。